在物理层方面，PCIe总线采用多对高速串行的差分信号进行双向高速传输，每对差分 线上的信号速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的 16Gbps、第5代的32Gbps,其典型连接方式有金手指连接、背板连接、芯片直接互连以及电 缆连接等。根据不同的总线带宽需求，其常用的连接位宽可以选择x1、x4、x8、x16等。如 果采用×16连接以及第5代的32Gbps速率，理论上可以支持约128GBps的双向总线带宽。 另外，2019年PCI-SIG宣布采用PAM-4技术，单Lane数据速率达到64Gbps的第6代标 准规范也在讨论过程中。列出了PCIe每一代技术发展在物理层方面的主要变化。PCI-E X16,PCI-E 2.0,PCI-E 3.0插口区别是什么？重庆PCI-E测试信号完整性测试
·TransactionProtocolTesting(传输协议测试):用于检查设备传输层的协议行为。·PlatformBIOSTesting(平台BIOS测试):用于检查主板BIOS识别和配置PCIe外设的能力。对于PCIe4.0来说，针对之前发现的问题以及新增的特性，替换或增加了以下测试项目·InteroperabilityTesting(互操作性测试):用于检查主板和插卡是否能够训练成双方都支持的比较高速率和比较大位宽(Re-timer要和插卡一起测试)。·LaneMargining(链路裕量测试):用于检查接收端的链路裕量扫描功能。其中，针对电气特性测试，又有专门的物理层测试规范，用于规定具体的测试项目和测试方法。表4.2是针对PCIe4.0的主板或插卡需要进行的物理层测试项目,其中灰色背景的测试项目都涉及链路协商功能。重庆PCI-E测试信号完整性测试一种PCIE通道带宽的测试方法;
如前所述，在PCle4.0的主板和插卡测试中，PCB、接插件等传输通道的影响是通过测 试夹具进行模拟并且需要慎重选择ISI板上的测试通道，而对端接收芯片封装对信号的影 响是通过软件的S参数嵌入进行模拟的。测试过程中需要用示波器软件或者PCI-SIG提 供的测试软件把这个S参数文件的影响加到被测波形上。
PCIe4.0信号质量分析可以采用两种方法： 一种是使用PCI-SIG提供的Sigtest软件 做手动分析，另一种是使用示波器厂商提供的软件进行自动测试。
关于各测试项目的具体描述如下：·项目2.1Add-inCardTransmitterSignalQuality:验证插卡发送信号质量，针对2.5Gbps、5Gbps、8Gbps、16Gbps速率。·项目2.2Add-inCardTransmitterPulseWidthJitterTestat16GT/s:验证插卡发送信号中的脉冲宽度抖动，针对16Gbps速率。·项目2.3Add-inCardTransmitterPresetTest:验证插卡发送信号的Preset值是否正确，针对8Gbps和16Gbps速率。·项目2.4AddinCardTransmitterInitialTXEQTest:验证插卡能根据链路命令设置成正确的初始Prest值，针对8Gbps和16Gbps速率。·项目2.5Add-inCardTransmitterLinkEqualizationResponseTest:验证插卡对于链路协商的响应时间，针对8Gbps和16Gbps速率。PCI-E测试信号完整性测试解决方案；
首先来看一下恶劣信号的定义，不是随便一个信号就可以，且恶劣程度要有精确定义才 能保证测量的重复性。通常把用于接收端容限测试的这个恶劣信号叫作Stress Eye,即压 力眼图，实际上是借鉴了光通信的叫法。这个信号是用高性能的误码仪先产生一个纯净的 带特定预加重的信号，然后在这个信号上叠加精确控制的随机抖动(RJ)、周期抖动(SJ)、差 模和共模噪声以及码间干扰(ISI)。为了确定每个成分的大小都符合规范的要求，测试之前需要先用示波器对误码仪输出的信号进行校准。其中，ISI抖动是由PCIe协会提供的测试 夹具产生，其夹具上会模拟典型的主板或者插卡的PCB走线对信号的影响。在PCIe3.0的 CBB夹具上，增加了专门的Riser板以模拟服务器等应用场合的走线对信号的影响；而在 PCIe4.0和PCIe5.0的夹具上，更是增加了专门的可变ISI的测试板用于模拟和调整ISI的 影响。PCI-E PCI-E 2.0,PCI-E 3.0插口区别是什么？重庆PCI-E测试信号完整性测试
使用PCI-E协议分析仪能不能直接告诉我总线上的协议错误？重庆PCI-E测试信号完整性测试
在测试通道数方面，传统上PCIe的主板测试采用了双口(Dual-Port)测试方法，即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道，所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接，但是由于会引入额外的噪声，所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中，对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法，即只把被测数据通道接入 示波器测试，这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图，芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIG重庆PCI-E测试信号完整性测试
