PCI-E测试数字信号测试维保

数字信号的时域和频域

数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界，频域是更好的用于做信号分析的一种数学手段，时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号，其在傅里叶变换后各频率分量振幅。

可见对于理想方波，其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率)，也就是-20dB/dec(-20分贝每十倍频)。 数字信号是离散的。它的幅度被限制在一个确定的值。PCI-E测试数字信号测试维保

数字信号的上升时间(Rising Time)

任何一个真实的数字信号在由一个逻辑电平状态跳转到另一个逻辑电平状态时,其中间的过渡时间都不会是无限短的。信号电平跳变的过渡时间越短，说明信号边沿越陡。我们通常使用上升时间(RisingTime)这个参数来衡量信号边沿的陡缓程度，通常上升时间是指数字信号由幅度的10%增加到幅度的90%所花的时间(也有些场合会使用20%～80%的上升时间或其他标准)。上升时间越短，说明信号越陡峭。大部分数字信号的下降时间(信号从幅度的90%下降到幅度的10%所花的时间)和上升时间差不多(也有例外)。图1.2比较了两种不同上升时间的数字信号。上升时间可以客观反映信号边沿的陡缓程度，而且由于计算和测量简单，所以得到的应用。对有些非常高速的串行数字信号，如PCIe、USB3.0、100G以太网等信号，由于信号速率很高，传输线对信号的损耗很大，信号波形中很难找到稳定的幅度10%和90%的位置，所以有时也会用幅度20%～80%的上升时间来衡量信号的陡缓程度。通常速率越高的信号其上升时间也会更陡一些(但不一定速率低的信号上升时间一定就缓),上升时间是数字信号分析中的一个非常重要的概念，后面我们会反复提及和用到这个概念。 信息化数字信号测试价格多少数字信号取值是散的，通过数学方法对原有信号处理，编码成二进制信号后，再载波的方式发送编码后的数字流。

我们经常使用到的总线根据数据传输方式的不同，可以分为并行总线和串行总线。

并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上，数据线、地址线、控制线等都是并行传输，比如要传输8位的数据宽度，就需要8根数据信号线同时传输；如果要传输32位的数据宽度，就需要32根数据信号线同时传输。除了数据线以外，如果要寻址比较大的地址空间，还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序，其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。

数字信号的建立/保持时间(Setup/HoldTime)

不论数字信号的上升沿是陡还是缓，在信号跳变时总会有一段过渡时间处于逻辑判决阈值的上限和下限之间，从而造成逻辑的不确定状态。更糟糕的是，通常的数字信号都不只一路，可能是多路信号一起传输来一些逻辑和功能状态。这些多路信号之间由于电气特性的不完全一致以及PCB走线路径长短的不同，在到达其接收端时会存在不同的时延，时延的不同会进一步增加逻辑状态的不确定性。

由于我们感兴趣的逻辑状态通常是信号电平稳定以后的状态而不是跳变时所的状态，所以现在大部分数字电路采用同步电路，即系统中有一个统一的工作时钟对信号进行采样。如图1.5所示，虽然信号在跳变过程中可能会有不确定的逻辑状态，但是若我们只在时钟CLK的上升沿对信号进行判决采样，则得到的就是稳定的逻辑状态。 数字信号处理技术经过几十年的发展已经相当成熟，目前在很多领域都有着宽敞的应用。

反映的是一个5Gbps的信号经过35英寸的FR-4板材传输后的眼图，以及经过CTLE均衡后对眼图的改善。

FFE均衡的作用基本上类似于FIR(有限脉冲响应)滤波器，其方法是根据相邻比特的电压幅度的加权值进行当前比特幅度的修正，每个相邻比特的加权系数直接和通道的冲激响应有关。下面是一个三阶FFE的数学描述：

e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))

式中，e(t)为时间t时的电压波形，是经校正(或均衡)后的电压波形；Tp为时间延迟(抽头的时间延迟);r(t-nTp)为距离当前时间n个抽头延迟之前的波形，是未经校正(或均衡)的波形；c,为校正系数(抽头系数)。 数字信号的抖动（Jitter）;PCI-E测试数字信号测试维保

数字设备是由很多电路组成来实现一定的功能，系统中的各个部分通过数字信号的传输来进行信息和数据的交互。PCI-E测试数字信号测试维保

数字信号基础单端信号与差分信号(Single-end and Differential Signals)

数字总线大部分使用单端信号做信号传输，如TTL/CMOS信号都是单端信号。所谓单端信号，是指用一根信号线的高低电平的变化来进行0、1信息的传输，这个电平的高低变化是相对于其公共的参考地平面的。单端信号由于结构简单，可以用简单的晶体管电路实现，而且集成度高、功耗低，因此在数字电路中得到的应用。是一个单端信号的传输模型。

当信号传输速率更高时，为了减小信号的跳变时间和功耗，信号的幅度一般都会相应减小。比如以前大量使用的5V的TTL信号现在使用越来越少，更多使用的是3.3V/2.5V/1.8V/1.5V/1.2V的LVTTL电平，但是信号幅度减小带来的问题是对噪声的容忍能力会变差一些。进一步，很多数字总线现在需要传输更长的距离，从原来芯片间的互连变成板卡间的互连甚至设备间的互连，信号穿过不同的设备时会受到更多噪声的干扰。更极端的情况是收发端的参考地平面可能也不是等电位的。因此，当信号速率变高、传输距离变长后仍然使用单端的方式进行信号传输会带来很大的问题。图1.12是一个受到严重共模噪声干扰的单端信号，对于这种信号，无论接收端的电平判决阈值设置在哪里都可能造成信号的误判。
PCI-E测试数字信号测试维保