贵州DDR测试数字信号测试

数字信号的均衡(Equalization)

前面介绍了预加重或者去加重技术对于克服传输通道损耗、改善高速数字信号接收端信号质量的作用，但是当信号速率进一步提高或者传输距离更长时，**在发送端已不能充分补偿传输通道带来的损耗，这时就需要在接收端同时使用均衡技术来进一步改善信号质量。所谓均衡，是在数字信号的接收端进行的一种补偿高频损耗的技术。常见的信号均衡技术有3种：CTLE(ContinuousTimeLinearEqualization)、FFE(FeedForwardEqualization)和DFE(DecisionFeedbackEqualization).CTLE是在接收端提供一个高通滤波器，这个高通滤波器可以对信号中的主要高频分量进行放大，这一点和发送端的预加重技术带来的效果是类似的。有些速率比较高的总线，为了适应不同链路长度损耗的影响，还支持多挡不同增益的CTLE均衡器。图1.35是PCle5.0总线在接收端使用的CTLE均衡器的频响曲线的例子。 数字信号是一种信号与自变量和因变量的分散。变量通常用整数表示的，而因变量的数量有限的数字表示。贵州DDR测试数字信号测试

简单的去加重实现方法是把输出信号延时一个或多个比特后乘以一个加权系数并和 原信号相加。一个实现4阶去加重的简单原理图。

去加重方法实际上压缩了信号直流电平的幅度，去加重的比例越大，信号直流电平被压缩得越厉害，因此去加重的幅度在实际应用中一般很少超过-9.5dB。做完预加重或者去加重的信号，如果在信号的发送端(TX)直接观察，并不是理想的眼图。图1.31所示是在发送端看到的一个带-3.5dB预加重的10Gbps的信号眼图，从中可以看到有明显的“双眼皮”现象。 福建数字信号测试眼图测试数字信号处理中的基础运算；

数字信号的时域和频域

数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界，频域是更好的用于做信号分析的一种数学手段，时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号，其在傅里叶变换后各频率分量振幅。

可见对于理想方波，其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率)，也就是-20dB/dec(-20分贝每十倍频)。

要想得到零边沿时间的理想方波，理论上是需要无穷大频率的频率分量。如果比较高只考虑到某个频率点处的频率分量，则来出的时域波形边沿时间会蜕化，会使得边沿时间增大。例如，一个频率为500MHz的理想方波，其5次谐波分量是2500M,如果把5次谐波以内所有分量成时域信号，贝U其边沿时间大概是0.35/2500M=0.14ns,即140ps。

我们可以把数字信号假设为一个时间轴上无穷的梯形波的周期信号，它的傅里叶变换

对应于每个频率点的正弦波的幅度，我们可以勾勒出虚线所示的频谱包络线， 可以看到它有两个转折频率分别对应1/材和1/”（刁是半周期，。是边沿时间）

从1/叫转折频率开始，频谱的谐波分量是按I/?下降的，也就是-40dB/dec （-40分贝每 十倍频，即每增大十倍频率，谐波分量减小100倍）。可以看到相对于理想方波，从这个频 率开始，信号的谐波分量大大减小。 幅度测量是数字信号常用的测量，也是很多其他参数侧鲁昂的基础。

由于真正的预加重电路在实现时需要有相应的放大电路来增加跳变比特的幅度，电路  比较复杂而且增加系统功耗，所以在实际应用时更多采用去加重的方式。去加重技术不是  增大跳变比特的幅度，而是减小非跳变比特的幅度，从而得到和预加重类似的信号波形。 图 1.29是对一个10Gbps的信号进行-3.5dB的去加重后对频谱的影响。可以看到，去加  重主要是通过压缩信号的直流和低频分量(长0 或者长 1  的比特流),从而改善其在传输过  程中可 能造成的对短0或者短1 比特的影响。数字 信号处理系统的基本组成；福建数字信号测试眼图测试

对于一个数字信号，要进行可靠的0、1信号传输，就必须满足一定的电平、幅度、时序等标准的要求。贵州DDR测试数字信号测试

建立时间和保持时间加起来的时间称为建立/保持时间窗口，是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求，所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片，很短的建 立时间、保持时间就可以保证电路可靠工作，而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。

另外要注意的是， 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求，输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信号 有畸变等很多因素都会消耗信号建立/保持时间的裕量。因此一个数字电路能够达到的比较高数据传输速率与发送芯片、接收芯片以及传输路径都有关系。

建立时间和保持时间是数字电路非常重要的概念，是接收端可靠信号接收的**基本要 求，也是数字电路可靠工作的基础。可以说，大部分数字信号的测量项目如数据速率、信号 幅度、眼图、抖动等的测量都是为了间接保证信号满足接收端对建立时间和保持时间的要 求，在以后章节的论述中我们可以慢慢体会。 贵州DDR测试数字信号测试

深圳市力恩科技有限公司成立于2014-04-03年，在此之前我们已在实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪行业中有了多年的生产和服务经验，深受经销商和客户的好评。我们从一个名不见经传的小公司，慢慢的适应了市场的需求，得到了越来越多的客户认可。公司主要经营实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪，公司与实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪行业内多家研究中心、机构保持合作关系，共同交流、探讨技术更新。通过科学管理、产品研发来提高公司竞争力。公司秉承以人为本，科技创新，市场先导，和谐共赢的理念，建立一支由实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪**组成的顾问团队，由经验丰富的技术人员组成的研发和应用团队。深圳市力恩科技有限公司依托多年来完善的服务经验、良好的服务队伍、完善的服务网络和强大的合作伙伴，目前已经得到仪器仪表行业内客户认可和支持，并赢得长期合作伙伴的信赖。