采用这种时钟恢复方式后,由于CDR能跟踪数据中的 一 部分低频抖动,所以数据传输 中增加的低频抖动对于接收端采样影响不大,因此更适于长距离传输。(不过由于受到环路 滤波器带宽的限制,数据线上的高频抖动仍然会对接收端采样产生比较大的影响。)
采用嵌入式时钟的缺点在于电路的复杂度增加,而且由于数据编码需要一些额外开销,降低了总线效率。
随着技术的发展,一些对总线效率要求更高的应用中开始采用另一种时钟分配方式,即前向时钟(ForwardClocking)。前向时钟的实现得益于DLL(DelayLockedLoop)电路的成熟。DLL电路比较大的好处是可以很方便地用成熟的CMOS工艺大量集成,而且不会增加抖动。
一个前向时钟的典型应用,总线仍然有单独的时钟传输通路,而与传统并行总线所不同的是接收端每条信号路径上都有一个DLL电路。电路开始工作时可以有一个训练的过程,接收端的DLL在训练过程中可以根据每条链路的时延情况调整时延,从而保证每条数据线都有充足的建立/保持时间。 模拟信号和数字信号的相互转换;宁夏自动化数字信号测试

我们经常使用到的总线根据数据传输方式的不同,可以分为并行总线和串行总线。
并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上,数据线、地址线、控制线等都是并行传输,比如要传输8位的数据宽度,就需要8根数据信号线同时传输;如果要传输32位的数据宽度,就需要32根数据信号线同时传输。除了数据线以外,如果要寻址比较大的地址空间,还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序,其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。 海南数字信号测试价格优惠示波器进行数字信号的幅度测试;

为了提高信号在高速率、长距离情况下传输的可靠性,大部分高速的数字串行总线都会采用差分信号进行信号传输。差分信号是用一对反相的差分线进行信号传输,发送端采用差分的发送器,接收端相应采用差分的接收器。图1.13是一个差分线的传输模型及真实的差分PCB走线。
采用差分传输方式后,由于差分线对中正负信号的走线是紧密耦合在一起的,所以外界噪声对于两根信号线的影响是一样的。而在接收端,由于其接收器是把正负信号相减的结果作为逻辑判决的依据,因此即使信号线上有严重的共模噪声或者地电平的波动,对于的逻辑电平判决影响很小。相对于单端传输方式,差分传输方式的抗干扰、抗共模噪声能力 提高。
要想得到零边沿时间的理想方波,理论上是需要无穷大频率的频率分量。如果比较高只考虑到某个频率点处的频率分量,则来出的时域波形边沿时间会蜕化,会使得边沿时间增大。例如,一个频率为500MHz的理想方波,其5次谐波分量是2500M,如果把5次谐波以内所有分量成时域信号,贝U其边沿时间大概是0.35/2500M=0.14ns,即140ps。
我们可以把数字信号假设为一个时间轴上无穷的梯形波的周期信号,它的傅里叶变换
对应于每个频率点的正弦波的幅度,我们可以勾勒出虚线所示的频谱包络线, 可以看到它有两个转折频率分别对应1/材和1/”(刁是半周期,。是边沿时间)
从1/叫转折频率开始,频谱的谐波分量是按I/?下降的,也就是-40dB/dec (-40分贝每 十倍频,即每增大十倍频率,谐波分量减小100倍)。可以看到相对于理想方波,从这个频 率开始,信号的谐波分量大大减小。 数字信号的眼图分析(Eye Diagram Analysis);

值得注意的是,在同步电路中,如果要得到稳定的逻辑状态,对于采样时钟和信号间的时序关系是有要求的。比如,如果时钟的有效边沿正好对应到数据的跳变区域附近,可能会采样到不可靠的逻辑状态。数字电路要得到稳定的逻辑状态,通常都要求在采样时钟有效边沿到来时被采信号已经提前建立一个新的逻辑状态,这个提前的时间通常称为建立时间(SetupTime);同样,在采样时钟的有效边沿到来后,被采信号还需要保持这个逻辑状态一定时间以保证采样数据的稳定,这个时间通常称为保持时间(HoldTime)。如图1.6所示是一个典型的D触发器对建立和保持时间的要求。Data信号在CLK信号的有效边沿到来t、前必须建立稳定的逻辑状态,在CLK有效边沿到来后还要保持当前逻辑状态至少tn这么久,否则有可能造成数据采样的错误。数字 信号处理系统的基本组成;广东数字信号测试维修价格
数字信号的建立/保持时间(Setup/Hold Time);宁夏自动化数字信号测试
很多经典的处理器采用了并行的总线架构。比如大家熟知的51单片机就采用了8根并行数据线和16根地址线;CPU的鼻祖——Intel公司的8086微处理器——**初推出时具有16根并行数据线和16根地址线;
现在很多嵌入式系统中多使用的ARM处理器则大部分使用32根数据线以及若干根地址线。并行总线的比较大好处是总线的逻辑时序比较简单,电路实现起来比较容易;但是缺点也是非常明显的,比如并行总线的信号线数量非常多,会占用大量的引脚和布线空间,因此芯片和PCB的尺寸很难实现小型化,特别是如果要用电缆进行远距离传输时,由于信号线的数量非常多,使得电缆变得非常昂贵和笨重。 宁夏自动化数字信号测试
深圳市力恩科技有限公司办公设施齐全,办公环境优越,为员工打造良好的办公环境。在力恩科技近多年发展历史,公司旗下现有品牌克劳德等。公司以用心服务为重点价值,希望通过我们的专业水平和不懈努力,将一般经营项目是:仪器仪表的研发、租赁、销售、上门维修;物联网产品的研发及销售;无源射频产品的研发及销售;电子产品及电子元器件的销售;仪器仪表、物联网、无源射频产品的相关技术咨询;软件的研发以及销售,软件技术咨询服务等。等业务进行到底。深圳市力恩科技有限公司主营业务涵盖实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪,坚持“质量保证、良好服务、顾客满意”的质量方针,赢得广大客户的支持和信赖。
建立时间和保持时间加起来的时间称为建立/保持时间窗口,是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求,所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片,很短的建 立时间、保持时间就可以保证电路可靠工作,而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。 另外要注意的是, 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求,输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信...