数字信号的建立/保持时间(Setup/HoldTime)
不论数字信号的上升沿是陡还是缓,在信号跳变时总会有一段过渡时间处于逻辑判决阈值的上限和下限之间,从而造成逻辑的不确定状态。更糟糕的是,通常的数字信号都不只一路,可能是多路信号一起传输来一些逻辑和功能状态。这些多路信号之间由于电气特性的不完全一致以及PCB走线路径长短的不同,在到达其接收端时会存在不同的时延,时延的不同会进一步增加逻辑状态的不确定性。
由于我们感兴趣的逻辑状态通常是信号电平稳定以后的状态而不是跳变时所的状态,所以现在大部分数字电路采用同步电路,即系统中有一个统一的工作时钟对信号进行采样。如图1.5所示,虽然信号在跳变过程中可能会有不确定的逻辑状态,但是若我们只在时钟CLK的上升沿对信号进行判决采样,则得到的就是稳定的逻辑状态。 数字信号上升时间的定义;PCI-E测试数字信号测试配件

这种并/串转换方法由于不涉及信号的编解码,结构简单,效率较高,但是需要收发端进行精确的时钟同步以控制信号的复用和解复用操作,因此需要专门的时钟传输通道,而且串行信号上一旦出现比较大的抖动就会造成串/并转换的错误。
因此,这种简单的并/串转换方式一般用于比较关注传输效率的芯片间的短距离互连或者一些光端机信号的传输中。另外,由于信号没有经过任何编码,信号中可能会出现比较长的连续的0或者连续的1,因此信号必须采用直流耦合方式,收发端一旦存在比较大的共模或地噪声,会严重影响信号质量,因此这种并/串转换方式用于电信号传输时或者传输速率不太高(通常<1Gbps),或者传输距离不太远(通常<50cm)的场合。 黑龙江数字信号测试联系人数字信号的建立/保持时间(Setup/Hold Time);

简单的预加重对信号的频谱改善并不是完美的,比如其频率响应曲线并不一定与实际 的传输通道的损耗曲线相匹配,所以高速率总线会采用阶数更高、更复杂的预加重技术。 图1.28所示是一个3阶的预加重,其除了对跳变沿后面的第1个比特进行预加重处理外,跳变沿 之后的第2个比特的幅度也有变化。跳变沿后第1个比特的幅度变化有时也叫Post Cursorl,
跳变沿后的第2个比特的幅度变化有时也叫Post Cursor2。有些总线如PCIe3.0,会对跳变 沿前面的1个比特的幅度也进行调整,叫作Pre Cursor1,有时也称为PreShoot。
值得注意的是,在同步电路中,如果要得到稳定的逻辑状态,对于采样时钟和信号间的时序关系是有要求的。比如,如果时钟的有效边沿正好对应到数据的跳变区域附近,可能会采样到不可靠的逻辑状态。数字电路要得到稳定的逻辑状态,通常都要求在采样时钟有效边沿到来时被采信号已经提前建立一个新的逻辑状态,这个提前的时间通常称为建立时间(SetupTime);同样,在采样时钟的有效边沿到来后,被采信号还需要保持这个逻辑状态一定时间以保证采样数据的稳定,这个时间通常称为保持时间(HoldTime)。如图1.6所示是一个典型的D触发器对建立和保持时间的要求。Data信号在CLK信号的有效边沿到来t、前必须建立稳定的逻辑状态,在CLK有效边沿到来后还要保持当前逻辑状态至少tn这么久,否则有可能造成数据采样的错误。数字信号的抖动(Jitter);

时间偏差的衡量方法。由于信号边沿的时间偏差可能是由于各种因素造成的,有随机的噪声,还有确定性的干扰。所以这个时间偏差通常不是一个恒定值,而是有一定的统计分布,在不同的应用场合这个测量的结果可能是用有效值(RMS)衡量,也可能是用峰-峰值(peak-peak)衡量,更复杂的场合还会对这个时间偏差的各个成分进行分解和估计。因此抖动的精确测量需要大量的样本以及复杂的算法。对抖动进行衡量和测量时,需要特别注意的是,即使对于同一个信号,如果用不同的方法进行衡量,得到的抖动测量结果也可能不一样,下面是几种常用的抖动测量项目。数字信号抖动的成因(Root Cause of Jitter);湖北USB测试数字信号测试
数字信号常用的编码方式有哪些?PCI-E测试数字信号测试配件
数字信号的时域和频域
数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界,频域是更好的用于做信号分析的一种数学手段,时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号,其在傅里叶变换后各频率分量振幅。
可见对于理想方波,其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率),也就是-20dB/dec(-20分贝每十倍频)。 PCI-E测试数字信号测试配件
深圳市力恩科技有限公司是一家一般经营项目是:仪器仪表的研发、租赁、销售、上门维修;物联网产品的研发及销售;无源射频产品的研发及销售;电子产品及电子元器件的销售;仪器仪表、物联网、无源射频产品的相关技术咨询;软件的研发以及销售,软件技术咨询服务等。的公司,是一家集研发、设计、生产和销售为一体的专业化公司。公司自创立以来,投身于实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪,是仪器仪表的主力军。力恩科技致力于把技术上的创新展现成对用户产品上的贴心,为用户带来良好体验。力恩科技始终关注仪器仪表市场,以敏锐的市场洞察力,实现与客户的成长共赢。
建立时间和保持时间加起来的时间称为建立/保持时间窗口,是接收端对于信号保持在 同一个逻辑状态的**小的时间要求。数字信号的比特宽度如果窄于这个时间窗口就肯定无 法同时满足建立时间和保持时间的要求,所以接收端对于建立/保持时间窗口大小的要求实 际上决定了这个电路能够工作的比较高的数据速率。通常工 作速率高一些的芯片,很短的建 立时间、保持时间就可以保证电路可靠工作,而工作速率低一 些的芯片则会要求比较长的建 立时间和保持时间。 另外要注意的是, 一个数字电路能够可靠工作的比较高数据速率不仅取决于接收端对于 建立/保持时间的要求,输出端的上升时间过缓、输出幅度偏小、信号和时钟中有抖动、信...