天津DDR3测试联系人

DDRx接口信号的时序关系

DDR3的时序要求大体上和DDR2类似，作为源同步系统，主要有3组时序设计要求。 一组是DQ和DQS的等长关系，也就是数据和选通信号的时序；一组是CLK和ADDR/CMD/ CTRL的等长关系，也就是时钟和地址控制总线的关系；一组是CLK和DQS的关系， 也就是时钟和选通信号的关系。其中数据和选通信号的时序关系又分为读周期和写周期两个 方向的时序关系。

要注意各组时序的严格程度是不一样的，作为同组的数据和选通信号，需要非常严格的 等长关系。Intel或者一些大芯片厂家，对DQ组的等长关系经常在土25mil以内，在高速的 DDR3设计时，甚至会要求在±5mil以内。相对来说地址控制和时钟组的时序关系会相对宽松 一些，常见的可能有几百mil。同时要留意DQS和CLK的关系，在绝大多数的DDR设计里 是松散的时序关系，DDR3进行Fly-by设计后更是降低了 DQS和CLK之间的时序控制要求。 DDR3一致性测试期间可能发生的常见错误有哪些？天津DDR3测试联系人

常见的信号质量包括阈值电平、Overshoot、Undershoot、Slew Rate> tDVAC等，DDRx 信号质量的每个参数JEDEC都给出了明确的规范。比如DDR3要求Overshoot和Undershoot 分别为0.4V,也就是说信号幅值P・P值应该在-0.4-1.9V,但在实际应用中由于不适合信号 端接使DDR信号质量变差，通过仿真就可以找出合适端接，使信号质量满足JEDEC规范。 下面以DDR3 1066Mbps信号为例，通过一个实际案例说明DDR3信号质量仿真。

在本案例中客户反映实测CLK信号质量不好。CLK信号从CUP (U100)出来经过4片 DDR3 (U101、U102、U103、U104),在靠近控制芯片接收端颗粒(近的颗粒)的信号很 差，系统工作不到DDR3 1066Mbpso在对时钟信号做了终端上拉匹配后，可以正常工作。 吉林电气性能测试DDR3测试DDR3一致性测试是否适用于超频内存模块？

还可以给这个Bus设置一个容易区分的名字，例如把这个Byte改为ByteO,这样就把 DQ0-DQ7, DM和DQS, DQS与Clock的总线关系设置好了。

重复以上操作，依次创建：DQ8〜DQ15、DM1信号；DQS1/NDQS1选通和时钟 CK/NCK的第2个字节Bytel,包括DQ16〜DQ23、DM2信号；DQS2/NDQS2选通和时钟 CK/NCK的第3个字节Byte2,包括DQ24〜DQ31、DM3信号；DQS3/NDQS3选通和时钟 CK/NCK的第4个字节Byte3。

开始创建地址、命令和控制信号，以及时钟信号的时序关系。因为没有多个Rank, 所以本例将把地址命令信号和控制信号合并仿真分析。操作和步骤2大同小异，首先新建一 个Bus,在Signal Names下选中所有的地址、命令和控制信号，在Timing Ref下选中CK/NCK （注意，不要与一列的Clock混淆，Clock列只对应Strobe信号），在Bus Type下拉框中 选择AddCmd,在Edge Type下拉框中选择RiseEdge,将Bus Gro叩的名字改为AddCmdo。

DDR3拓扑结构规划：Fly・by拓扑还是T拓扑

DDR1/2控制命令等信号，均采用T拓扑结构。到了 DDR3,由于信号速率提升，当负 载较多如多于4个负载时，T拓扑信号质量较差，因此DDR3的控制命令和时钟信号均釆用 F拓扑。下面是在某项目中通过前仿真比较2片负载和4片负载时，T拓扑和Fly-by拓 扑对信号质量的影响，仿真驱动芯片为Altera芯片，IBIS文件 为颗粒为Micron颗粒，IBIS模型文件为。

分别标示了两种拓扑下的仿真波形和眼图，可以看到2片负载 时，Fly-by拓扑对DDR3控制和命令信号的改善作用不是特别明显，因此在2片负载时很多 设计人员还是习惯使用T拓扑结构。 如何确保DDR3一致性测试的可靠性和准确性？

创建工程启动SystemSI工具，单击左侧Workflow下的LoadaNew/ExistingWorkspace菜单项,在弹出的WorkspaceFile对话框中选择Createanewworkspace,单击OK按钮。在弹出的SelectModule对话框中选择ParallelBusAnalysis模块，单击OK按钮。选择合适的License后弹出NewWorkspace对话框在NewWorkspace对话框中选择Createbytemplate单选框，选择个模板addr_bus_sparam_4mem,设置好新建Workspace的路径和名字，单击0K按钮。如图4-36所示，左侧是Workflow,右侧是主工作区。

分配旧IS模型并定义总线左侧Workflow提示第2步为AssignIBISModels,先给内存控制器和SDRAM芯片分配实际的IBIS模型。双击Controller模块，在工作区下方弹出Property界面，左侧为Block之间的连接信息，右侧是模型设置。单击右下角的LoadIBIS...按钮，弹出LoadIBIS对话框。 DDR3一致性测试是否适用于双通道或四通道内存配置？校准DDR3测试

DDR3一致性测试期间是否会影响计算机性能？天津DDR3测试联系人

· 相关器件的应用手册，ApplicationNote：在这个文档中，厂家一般会提出一些设计建议，甚至参考设计，有时该文档也会作为器件手册的一部分出现在器件手册文档中。但是在资料的搜集和准备中，要注意这些信息是否齐备。

· 参考设计，ReferenceDesign：对于比较复杂的器件，厂商一般会提供一些参考设计，以帮助使用者尽快实现解决方案。有些厂商甚至会直接提供原理图，用户可以根据自己的需求进行更改。

· IBIS 文件：这个对高速设计而言是必需的，获得的方法前面已经讲过。 天津DDR3测试联系人