DDR信号的DC和AC特性要求之后，不知道有什么发现没有?对于一般信号而言，DC和AC特性所要求(或限制)的就是信号的电平大小问题。但是在DDR中的AC特性规范中，我们可以注意一下，其Overshoot和Undershoot指向的位置，到底代表什么含义?有些读者可能已经发现，是没有办法从这个指示当中获得准确的电压值的。这是因为，在DDR中，信号的AC特性所要求的不再是具体的电压值，而是一个电源和时间的积分值。影面积所示的大小，而申压和时间的积分值，就是能量!因此，对于DDR信号而言，其AC特性中所要求的不再是具体的电压幅值大小，而是能量的大小!这一点是不同于任何一个其他信号体制的，而且能量信号这个特性，会延续在所有的DDRx系统当中，我们会在DDR2和DDR3的信号体制中，更加深刻地感觉到能量信号对于DDRx系统含义。当然，除了能量的累积不能超过AC规范外，比较大的电压值和小的电压值一样也不能超过极限，否则，无需能量累积，足够高的电压就可以一次击穿器件。DDR3一致性测试是否可以检测出硬件故障？天津DDR3测试方案
单击NetCouplingSummary,出现耦合总结表格，包括网络序号、网络名称、比较大干扰源网络、比较大耦合系数、比较大耦合系数所占走线长度百分比、耦合系数大于0.05的走线 长度百分比、耦合系数为0.01〜0.05的走线长度百分比、总耦合参考值。
单击Impedance Plot (Collapsed),查看所有网络的走线阻抗彩图。注意，在彩图 上方有一排工具栏，通过下拉按钮可以选择查看不同的网络组，选择不同的接收端器件，选 择查看单端线还是差分线。双击Plot±的任何线段，对应的走线会以之前定义的颜色(白色) 在Layout窗口中高亮显示。 陕西电气性能测试DDR3测试DDR3一致性测试是否需要经常进行？
在接下来的Setup NG Wizard窗口中选择要参与仿真的信号网络，为这些信号网络分组并定义单个或者多个网络组。选择网络DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠标右键单击Assign interface菜单项，定义接口名称为Data,
设置完成后，岀现Setup NG wizard: NG pre-view page窗口，显示网络组的信息，如图 1-137所示。单击Finish按钮，网络组设置完成。
单击设置走线检查参数(Setup Trace Check Parameters),在弹出的窗口中做以下设 置：勾选阻抗和耦合系数检查两个选项；设置走线耦合百分比为1%，上升时间为lOOps；选 择对网络组做走线检查(Check by NetGroup)；设置交互高亮显示颜色为白色。
DDR 规范的时序要求
在明确了规范中的 DC 和 AC 特性要求之后，下一步，我们还应该了解规范中对于信号的时序要求。这是我们所设计的 DDR 系统能够正常工作的基本条件。
在规范文件中，有很多时序图，笔者大致计算了一下，有 40 个左右。作为高速电路设计的工程师，我们不可能也没有时间去做全部的仿真波形来和规范的要求一一对比验证，那么哪些时序图才是我们关注的重点？事实上，在所有的这些时序图中，作为 SI 工程师，我们需要关注的只有两个，那就是规范文件的第 69 页，关于数据读出和写入两个基本的时序图（注意，这里的读出和写入是从 DDR 控制器，也即 FPGA 的角度来讲的）。为方便读者阅读，笔者把这两个时序图拼在了一起，而其他的时序图的实现都是以这两个图为基础的。在板级系统设计中，只要满足了这两个时序图的质量，其他的时序关系要求都是对这两个时序图逻辑功能的扩展，应该是 DDR 控制器的逻辑设计人员所需要考虑的事情。 DDR3内存有哪些常见的容量大小？
那么在下面的仿真分析过程中，我们是不是可以就以这两个图中的时序要求作为衡量标准来进行系统设计呢?答案是否定的，因为虽然这个时序是规范中定义的标准，但是在系统实现中，我们所使用的是Micron的产品，而后面系统是否能够正常工作要取决干我们对Micron芯片的时序控制程度。所以虽然我们通过阅读DDR规范文件了解到基本设计要求，但是具体实现的参数指标要以Micron芯片的数据手册为准。换句话说，DDR的工业规范是芯片制造商Micron所依据的标准，而我们设计系统时，既然使用了Micron的产品，那么系统的性能指标分析就要以Micron的产品为准。所以，接下来的任务就是我们要在Micron的DDR芯片手册和作为控制器的FPGA数据手册中，找到类似的DDR规范的设计要求和具体的设计参数。DDR3一致性测试是否适用于特定应用程序和软件环境？陕西电气性能测试DDR3测试
DDR3一致性测试是否适用于双通道或四通道内存配置？天津DDR3测试方案
还可以给这个Bus设置一个容易区分的名字，例如把这个Byte改为ByteO,这样就把 DQ0-DQ7, DM和DQS, DQS与Clock的总线关系设置好了。
重复以上操作，依次创建：DQ8〜DQ15、DM1信号；DQS1/NDQS1选通和时钟 CK/NCK的第2个字节Bytel,包括DQ16〜DQ23、DM2信号；DQS2/NDQS2选通和时钟 CK/NCK的第3个字节Byte2,包括DQ24〜DQ31、DM3信号；DQS3/NDQS3选通和时钟 CK/NCK的第4个字节Byte3。
开始创建地址、命令和控制信号，以及时钟信号的时序关系。因为没有多个Rank, 所以本例将把地址命令信号和控制信号合并仿真分析。操作和步骤2大同小异，首先新建一 个Bus,在Signal Names下选中所有的地址、命令和控制信号，在Timing Ref下选中CK/NCK （注意，不要与一列的Clock混淆，Clock列只对应Strobe信号），在Bus Type下拉框中 选择AddCmd,在Edge Type下拉框中选择RiseEdge,将Bus Gro叩的名字改为AddCmdo。 天津DDR3测试方案
