湖北DDR一致性测试方案

自动化一致性测试

因为DDR3总线测试信号多，测试参数多，测试工作量非常大，所以如果不使用自动化 的方案，则按Jedec规范完全测完要求的参数可能需要7〜14天。提供了全自动的DDR测试 软件，包括：支持DDR2/LPDDR2的N5413B软件；支持DDR3/LPDDR3的U7231B软件； 支持DDR4的N6462A软件。DDR测试软件的使用非常简便，用户只需要 按顺序选择好测试速率、测试项目并根据提示进行参数设置和连接，然后运行测试软件即可。 DDR4测试软件使用界面的例子。 DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。湖北DDR一致性测试方案

DDR时钟总线的一致性测试

DDR总线参考时钟或时钟总线的测试变得越来越复杂，主要测试内容可以分为两方面：波形参数和抖动。波形参数主要包括：Overshoot（过冲）；Undershoot（下冲）；SlewRate（斜率）；RiseTime（上升时间）和FallTime（下降时间）；高低时间；DutyCycle（占空比失真）等，测试较简单，在此不再赘述。抖动测试则越来越复杂，以前一般只是测试Cycle-CycleJitter（周期到周期抖动），但是当速率超过533MT/S的DDR2&3时，测试内容相当多，不可忽略。表7-15是DDR2667的规范参数。对这些抖动参数的测试需要用软件实现，比如Agilent的N5413ADDR2时钟表征工具。测试建议用系统带宽4GHz以上的差分探头和示波器，测试点在DIMM上靠近DRAM芯片的位置，被测系统建议运行MemoryTest类的总线加压软件。 湖北DDR一致性测试方案DDR4 和 LPDDR4 一致性测试软件。

由于DDR5工作时钟比较高到3.2GHz,系统裕量很小，因此信号的 随机和确定性抖动对于数据的正确传输至关重要，需要考虑热噪声引入的RJ、电源噪声引 入的PJ、传输通道损耗带来的DJ等影响。DDR5的测试项目比DDR4也更加复杂。比如 其新增了nUI抖动测试项目，并且需要像很多高速串行总线一样对抖动进行分解并评估 RJ、DJ等不同分量的影响。另外，由于高速的DDR5芯片内部都有均衡器芯片，因此实际 进行信号波形测试时也需要考虑模拟均衡器对信号的影响。图5.16展示了典型的DDR5 和LPDDR5测试软件的使用界面和一部分测试结果。

DDR总线概览

从测试角度看，因为DQS和DQ都是三态信 号，在PCB走线上双向传输。在读操作时，DQS信号的边沿在时序上与DQ的信号边沿处对 齐，而在写操作时，DQS信号的边沿在时序上与DQ信号的中心处对齐，参考图7-132,这给 测试验证带来了巨大的挑战：把读信号与写信号分开是非常困难的！

址/命令总线是时钟的上升沿有效，其中，命令由/CS （片选）、/RAS、 /CAS、/WE （写使能）决定，比如读命令为LHLH,写命令为LHLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 关闭）、Auto Refresh 或Self Refresh （自动刷新或自刷新）等（详细内容请参考《Jedec规范JESD79）））。数据总 线由DQS的上升沿和下降沿判断数据DQ的0与1。

DDR总线PCB走线多，速度快，时序和操作命令复杂，很容易出现失效问题，为此我 们经常用示波器进行DDR总线的信号完整性测试和分析。通常的测试内容包括：时钟总线的 信号完整性测试分析；地址、命令总线的信号完整性测试分析；数据总线的信号完整性测试 分析。下面从这三个方面分别讨论DDR总线的信号完整性测试和分析技术。 DDR4存储器设计的信号完整性。

在实际探测时，对于DDR的CLK和DQS,由于通常是差分的信号(DDR1和DDR2的 DQS还是单端信号，DDR3以后的DQS就是差分的了),所以 一般用差分探头测试。DQ信 号是单端信号，所以用差分或者单端探头测试都可以。另外，DQ信号的数量很多，虽然逐 个测试是严格的方法，但花费时间较多，所以有时用户会选择一些有代表性的信号进行测 试，比如选择走线长度长、短、中间长度的DQ信号进行测试。

还有些用户想在温箱里对DDR信号质量进行测试，比如希望的环境温度变化范围为-40～85℃,这对于使用的示波器探头也是个挑战。 一般示波器的探头都只能在室温下工 作，在极端的温度条件下探头可能会被损坏。如果要在温箱里对信号进行测试，需要选择一 些特殊的能承受高温的探头。比如一些特殊的差分探头通过延长电缆可以在-55～150℃ 的温度范围提供12GHz的测量带宽；还有一些宽温度范围的单端有源探头，可以在-40~ 85℃的温度范围内提供1.5GHz的测量带宽。 DDR时钟总线的一致性测试。智能化多端口矩阵测试DDR一致性测试市场价

DDR、DDR2、DDR3、DDR4都有什么区别？湖北DDR一致性测试方案

DDR 规范的 DC 和 AC 特性

对于任何一种接口规范的设计，首先要搞清楚系统中传输的是什么样的信号，也就是驱动器能发出什么样的信号，接收器能接受和判别什么样的信号，用术语讲，就是信号的DC和AC特性要求。

在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我们的实际设计中，除了要精确设计供电电源模块之外，还需要对整个电源系统进行PI仿真，而这是高速系统设计中另一个需要考虑的问题，在这里我们先不讨论它，暂时认为系统能够提供稳定的供电电源。

除DC特性外，我们还应该注意规范中提到的AC特性，所谓AC特性，就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页，对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者，现把规范中对干信号交流特性的要求复制到这里，作为高速系统设计的一部分，要确保在我们的系统中，所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 湖北DDR一致性测试方案