导入网表(1)原理图和PCB文件各自之一的设计,在原理图中生成网表,并导入到新建PCBLayout文件中,确认网表导入过程中无错误提示,确保原理图和PCB的一致性。(2)原理图和PCB文件为工程文件的,把创建的PCB文件的放到工程中,执行更新网表操作。(3)将导入网表后的PCBLayout文件中所有器件无遗漏的全部平铺放置,所有器件在PCBLAYOUT文件中可视范围之内。(4)为确保原理图和PCB的一致性,需与客户确认软件版本,设计时使用和客户相同软件版本。(5)不允许使用替代封装,资料不齐全时暂停设计;如必须替代封装,则替代封装在丝印字符层写上“替代”、字体大小和封装体一样。PCB设计应考虑许多因素,如外部连接布局、布局设计、内部电子元件的优化布局等。深圳高效PCB培训
Gerber输出Gerber输出前重新导入网表,保证终原理图与PCB网表一致,确保Gerber输出前“替代”封装已更新,根据《PCBLayout检查表》进行自检后,进行Gerber输出。PCBLayout在输出Gerber阶段的所有设置、操作、检查子流程步骤如下:Gerber参数设置→生成Gerber文件→IPC网表自检。(1)光绘格式RS274X,原点位置设置合理,光绘单位设置为英制,精度5:5(AD精度2:5)。(2)光绘各层种类齐全、每层内容选择正确,钻孔表放置合理。(3)层名命名正确,前缀统一为布线层ART,电源层PWR,地层GND,与《PCB加工工艺要求说明书》保持一致。(4)检查Drill层:(5)孔符层左上角添加CAD编号,每层光绘左下角添加各层层标。湖北设计PCB培训布线元件引脚尽量短,去耦电容引脚尽量短,去耦电容使用无引线的贴片电容。
(3)电源线、地线及印制导线在印制板上的排列要恰当,尽量做到短而直,以减小信号线与回线之间所形成的环路面积。(4)时钟发生器尽量*近到用该时钟的器件。(5)石英晶体振荡器外壳要接地。(6)用地线将时钟区圈起来,时钟线尽量短。(7)印制板尽量使用45°折线而不用90°折线布线以减小高频信号对外的发射与耦合。(8)单面板和双面板用单点接电源和单点接地;电源线、地线尽量粗。(9)I/O驱动电路尽量*近印刷板边的接插件,让其尽快离开印刷板。
(1)避免在PCB边缘安排重要的信号线,如时钟和复位信号等。(2)机壳地线与信号线间隔至少为4毫米;保持机壳地线的长宽比小于5:1以减少电感效应。(3)已确定位置的器件和线用LOCK功能将其锁定,使之以后不被误动。(4)导线的宽度小不宜小于0.2mm(8mil),在高密度高精度的印制线路中,导线宽度和间距一般可取12mil。(5)在DIP封装的IC脚间走线,可应用10-10与12-12原则,即当两脚间通过2根线时,焊盘直径可设为50mil、线宽与线距都为10mil,当两脚间只通过1根线时,焊盘直径可设为64mil、线宽与线距都为12mil。(6)当焊盘直径为1.5mm时,为了增加焊盘抗剥强度,可采用长不小于1.5mm,宽为1.5mm和长圆形焊盘。(7)设计遇到焊盘连接的走线较细时,要将焊盘与走线之间的连接设计成水滴状,这样焊盘不容易起皮,走线与焊盘不易断开。(8)大面积敷铜设计时敷铜上应有开窗口,加散热孔,并将开窗口设计成网状。(9)尽可能缩短高频元器件之间的连线,减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近,输入和输出元件应尽量远离。尽可能缩短高频元器件之间的连接,设法减少他们的分布参数及和相互间的电磁干扰。
工艺方面注意事项(1)质量较大、体积较大的SMD器件不要两面放置;(2)质量较大的元器件放在板的中心;(3)可调元器件的布局要方便调试(如跳线、可变电容、电位器等);(4)电解电容、钽电容极性方向不超过2个;(5)SMD器件原点应在器件中心,布局过程中如发现异常,通知客户或封装工程师更新PCB封装。布局子流程为:模块布局→整体布局→层叠方案→规则设置→整板扇出。模块布局模块布局子流程:模块划分→主芯片放置并扇出→RLC电路放置→时钟电路放置。常见模块布局参考5典型电路设计指导。PCB培训还注重培养学员的实操能力。湖北了解PCB培训布局
同类型插装元器件在X或Y方向上应朝一个方向放置。深圳高效PCB培训
射频、中频电路(2)屏蔽腔的设计1、应把不同模块的射频单元用腔体隔离,特别是敏感电路和强烈辐射源之间,在大功率多级放大器中,也应保证级与级之间隔开。2、印刷电路板的腔体应做开窗处理、方便焊接屏蔽壳。3、在屏蔽腔体上设计两排开窗过孔屏,过孔应相互错开,同排过孔间距为150Mil。4、在腔体的拐角处应设计3mm的金属化固定孔,保证其固定屏蔽壳。5、腔体的周边为密封的,一般接口的线要引入腔体里采用带状线的结构;而腔体内部不同模块之间可以采用微带线的结构,这样内部的屏蔽腔采用开槽处理,开槽的宽度一般为3mm、微带线走在中间。深圳高效PCB培训